Computación de Borde con FPGA para IoT
| dc.contributor.advisor | Tamura, Eugenio | spa |
| dc.contributor.author | Valderrama, Manuel Alejandro | spa |
| dc.date.accessioned | 2023-03-02T01:34:32Z | |
| dc.date.accessioned | 2023-02-02 | spa |
| dc.date.accessioned | 2023-11-24T07:45:32Z | |
| dc.date.available | 2023-03-02T01:34:32Z | |
| dc.date.available | 2023-11-24T07:45:32Z | |
| dc.date.issued | 2018 | spa |
| dc.description.abstract | Muchas de las soluciones de software que se pueden encontrar en el mercado actualmente tienen algún grado de procesamiento en la nube,lo que proporciona hardware y software bajo demanda, brindando así al desarrollador herramientas que hace 10 años eran impensables y hoy están al alcance de un click. Las virtudes de la computación en la nube, aunque amplias, implican altos costos operativos y en algunos casos limitan el acceso no por su presupuesto sino por la propia naturaleza de la tecnología involucrada en las comunicaciones(vía Internet), que adiciona diFicultades de tipo operativas en aquellas aplicaciones en las que el tiempo de respuesta es un factor clave. En estos casos, la computación en la nube no se puede tomar ni si quiera como una opción. En este trabajo se pretende hacer uso de la computación de borde y la aceleración por hardware usando FPGAs como una herramienta que optimiza el ancho de banda y la cuota de datos enviados a la nube para su posterior procesamiento,con el objetivo de incrementar el número de proyectos de investigación en el ramo del Internet de las Cosas en el país. | spa |
| dc.format | application/pdf | spa |
| dc.format.mimetype | application/pdf | spa |
| dc.identifier.uri | https://vitela.javerianacali.edu.co/handle/11522/737 | |
| dc.language.iso | spa | spa |
| dc.publisher | Pontificia Universidad Javeriana | spa |
| dc.publisher.place | Cali | spa |
| dc.rights | info:eu-repo/semantics/openAccess | spa |
| dc.rights.accessRights | http://purl.org/coar/access_right/c_abf2 | spa |
| dc.rights.creativecommons | https://creativecommons.org/licenses/by-nc/4.0/ | spa |
| dc.rights.uri | https://creativecommons.org/licenses/by-nc/4.0/ | spa |
| dc.source | Pontificia Universidad Javeriana | spa |
| dc.source | Vitela | spa |
| dc.subject.proposal | Facultad de Ingeniería | spa |
| dc.subject.proposal | Maestría en Ingeniería | spa |
| dc.subject.proposal | FPGA | spa |
| dc.subject.proposal | IOT | spa |
| dc.subject.proposal | Aceleración por hardware | spa |
| dc.title | Computación de Borde con FPGA para IoT | spa |
| dc.type | Maestría | spa |
| dc.type | Maestría en ingeniería Electronica | spa |
| dc.type.coar | http://purl.org/coar/resource_type/c_bdcc | spa |
| dc.type.driver | info:eu-repo/semantics/masterThesis | spa |
| dc.type.hasversion | info:eu-repo/semantics/acceptedVersion | spa |
| dc.type.local | Tesis/Trabajo de grado - Monografía - Maestría | spa |
| dc.type.redcol | https://purl.org/redcol/resource_type/TM | spa |